CELLプロセッサ

久しぶりのエントリー。先週発表されＣＥＬＬプロセッサの技術論文について報道する各社のページへのリンクをまとめておく。 http://pcweb.mycom.co.jp/articles/2005/02/08/isscc1/

Cellに演算性能を提供するSPEは、2命令の同時実行が可能。それぞれにLocal Store(LS)という256KBのメモリが用意されており、DMAエンジンに接続されている。コア間は、16byte×4のデータリングで、複数の転送をサポートするEIB(Element Interconnect Bus)で結ばれている。Cellはモジュラー・アーキテクチャを採用しており、SPE数を増減することで、浮動小数点演算能力を調整できる。8個の SPEによる単精度の演算性能は256GFlopsを超えるそうだ。

メインメモリおよびI/Oには、非常に幅広いバンド幅が確保されている。メインメモリはRambusのXDRを採用し、デュアルXDRコントローラのメモリ帯域は25.6GB/s(3.2Gbps)。チップ間の接続にはFlexIO技術が用いられており、最大2つの外部デバイスをコンフィギュア可能。6.4Gbpsの転送速度で、データ転送幅は76.8GB/sとなっている。

CPUが256GFlopsでデータのスループットが約80GBpsか．化け物だ．これがあと数年で，フツーに一般家庭で使われると思うと，インパクトでかいな．

(9個のプロセッサコア，4GHz以上で動作) IBMフェローのJim Kahleによると、Cellには、IBMの64ビットPowerプロセッサが1基と、別々の計算処理が可能な「相乗演算処理装置」が8基搭載されるという。このうち、同チップの頭脳の役割を果たすのがPowerプロセッサで、アプリケーションを走らせるためのメインOSを動かしたり、他のプロセッサにさまざまな処理を分配したりする。